Laboratório 07

Sintetize, na placa, um circuito que gere a soma de 2 números de 1 bit e o carry-in (somador completo - full adder – feito na Atividade 4) na placa. As entradas devem ser SW0 (cin), SW1 (bit b) e SW2 (bit a). As entradas e as saídas devem ser mostradas displays de 7 segmentos (HEX7 <– SW0, HEX5 <- SW1, HEX3 <- SW2, HEX1 <- soma).

Código principal:

```
1   library ieee;
2   use ieee.std_logic_1164.all;
3
4   entity lab07 is
5      port(
6            SW  : in std_logic_vector(2 downto 0);
7            hex7: out std_logic_vector(0 to 6);
8            hex5: out std_logic_vector(0 to 6);
9            hex3: out std_logic_vector(0 to 6);
10           hex1: out std_logic_vector(0 to 6)
11         );
12  end lab07;
13
14
15  architecture logica of lab07 is
16     signal SOMA: std_logic_vector (1 downto 0);
17     signal a, b, cin: std_logic;
18     signal axorb: std_logic;
19
20     begin
21        a <= SW(2);
22        b <= SW(1);
23        cin <= SW(0);
24        axorb <= a xor b;
25
26        SOMA(0) <= a xor b xor cin;
27        SOMA(1) <= (cin and axorb) or (b and cin);
28
29     with SW(0) select
30        HEX7 <= "0000001" when '0',
31                "1001111" when '1',
32                "0000001" when others;
33
34     with SW(1) select
35        HEX5 <= "0000001" when '0',
36                "1001111" when '1',
37                "0000001" when others;
38
39
40     with SW(2) select
41        HEX3 <= "0000001" when '0',
42                "1001111" when '1',
43                "0000001" when others;
44
45     with SOMA select
46        HEX1 <= "0000001" when "00",
47                "1001111" when "01",
48                "0010010" when "10",
49                "0000110" when "11",
50                "1111111" when others;
51  end logica;
```

Responda (para você mesmo, não precisa entregar a resposta), pesquisando sobre o que achar necessário esclarecer melhor:

a) Em que periféricos da placa DE2-115 ela está conectada?
b) Qual a saída esperada dos HEXi em função das entradas `SW`?
c) Qual o comportamento esperado do circuito quando gravado na placa DE2-115?

Crie um testbench e simule o comportamento do circuito. Dica: use um loop no testbench em vez de escrever cada uma das entradas:

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all; -- conversão de inteiro para vetor de bits
                ...
                ...
                ...
architecture tb of lab07_tb is
                ...
                ...
                ...
   process
      begin
         for i in 0 to 7 loop
            -- convertemos o inteiro 'i' para um vetor de 3 bits
            vetor_e <= std_logic_vector(to_unsigned(i,3));
            wait for 100 ps;
         end loop;
         wait;
   end process;
                ...
                ...
```

Grave o circuito na placa e confira o comportamento do código.

Para entregar: arquivos vhd (principal e testbench) e print da simulação. Me chame para mostrar a placa funcionando até o fim da aula (vale metade da nota).

Importante: cada pessoa deve fazer o seu próprio código e testá-lo na placa.